

# ISIS

vu par

## Claude Timsit

### Avril 2013

# Genese d'Isis

- Machine PROPAL

- En 1972, C.Timsit (Adersa Gerbios) « hérite » d'un projet DRET de réseau de neurones intelligents.
- Après étude des divers algorithmes utilisés, idée de transformer ceci en un ordinateur de traitement de signal parallèle associatif (SIMD).
- Machine réalisée et commercialisée par CIMSA (78)  
Spécifiquement utilisée en traitement d'images
- Coût total 1,2MF(financement DRET)
- Médaille de bronze **CNRS 1978**

- BULL (CII HB à l'époque)

# Genese, suite

- Demande spécifique de la DRET : éviter un embargo sur les super ordinateurs destinés aux applications militaires => montrer que la France est capable de faire.
- Après analyse, proposition d'un plan d'action
  - Pas de développements de technologies nouvelles :
    - État de la technologie : MOS 2 $\mu$ , ECL-CML(350ps), TTL(10ns)
    - Utilisation des micro packs, technologie CML (forte consommation) et des mémoires Mos toutes nouvelles
  - Initialement système limité à un exécutif de gestion de batch


# Genese suite 2

- Etude des besoins des utilisateurs
  - => demande d'un système d'exploitation complet multitache multi utilisateur à la UNIX, devenu multiprocesseur (poste très coûteux)
  - => l'étude des applications montre que FORTRAN est prédominant (90-95%), et que de très nombreuses applications sont vectorielles ou vectorisables. Flottant 64 bits.
    - Choix d'un FORTRAN VECTORIEL 8X (pas encore normalisé)
    - Les besoins en C sont naissants.
  - => nécessité d'une aide à la vectorisation
    - => choix d'un vectoriseur VAST2 (pour limiter les risques)

# Architecture


- Dans un monde où n'existent que des architectures CISC, choix d'architecture RISC pour l'unité scalaire !
  - 256 registres généraux et fenêtre de registres
  - 1 seul mode d'adressage : index + base + déplacement
- Vectoriel SIMD, 8 à 32 PE, séquenceur vectoriel
  - Le SIMD est masqué à l'utilisateur et géré par matériel
  - Un modèle vectoriel est chargé dans le séquenceur (bloc de contrôle) et puis exécuté par l'instruction `Call Vector Unit`
- Problème des machines vectorielles : le modèle de Hockney

# Vectoriel et multiflot



Etant limités par la technologie, le  $N1/2$  est assez important

Une autre façon de visualiser cela :




**Avec la même UV,  
Le multiflot permet de  
Multiplier par 3 ou 4 la  
Performance machine**

# Mémoires

- Pour alimenter une telle machine, des besoins mémoire et d'entrée sortie très importants.
  - D'où une structure de hiérarchie mémoire avec trois niveaux M1, M2 et M3, allant de la mémoire statique très rapide à des disques de très grand débit ou des disques parallèles en passant par de la mémoire dynamique
  - Cross-bar complet entre les bancs
    - Dépôt de brevets sur les disques parallèles (les premiers brevets sur les RAID)
    - Choix de reporter leur utilisation pour limiter les risques

# Architecture d'ISIS





# Les résultats et réalisations

- Désamorçage complet du problème d'embargo (et cela dès 1987)
- Réalisation complète de deux prototypes d'architecture originale  
**EN ETAT DE MARCHE et testés par le CEA DAM (avril 1989)**
- Expérimentations en multiflot montrant le bien fondé du principe (avril 1989)
- Système UNIX multiprocesseur, multitâche, multiutilisateur
- **Compilateur FORTRAN VECTORIEL 8X**

# Brevets

- Système de refroidissement
- Unité flottante avec division performante
- Unité de calcul de haute performance
- Système de mémoire parallèle à haute performance
- Système d'entrée sortie à disques magnétiques parallèles redondants et reconfigurables (premier brevet sur les RAID)

# Les problèmes rencontrés

- Temps très long pour obtenir le droit d'embaucher
- Changement PAR DEUX FOIS de technologie (micropack CML (refus de Bull de poursuivre la fabrication)
  - => gate arrays RTC ECL (recul de RTC à la signature)
  - => gate arrays Siemens)
- Méthodes de CAO très différentes entre ces technologies, d'où perte de temps
- Coût du système d'exploitation qui n'a cessé de croître et qu'il a fallu compenser par des effectifs


# Les améliorations qu'il aurait fallu faire


- Du point de vue matériel essentiellement :
  - Améliorer la vitesse d'horloge
  - Améliorer encore le débit mémoire
  - Puis passage en VLSI (baisse de coût, et de consommation)
- Du point de vue logiciel essentiellement :
  - Portage de la chaîne de compilation du DPS7 à ISIS
  - Optimiser le générateur de code vectoriel
  - Optimiser C, C vectoriel

# Effectifs en 1985 (au plus fort de la réalisation)

- Personnel affecté DSHP
  - Technologie et réalisation = 15p
  - Etudes matérielles = 17p
  - Système d'exploitation = 17p pointe à 20p (dont 8ST)
  - Bibliothèque Math = 3p
  - Simulation et tests = 3p
  - Direction secrétariat gestion.. = 4p      total 51p  
+8ST
- Hors DSHP
  - Fortran = 2ha

# Evolution des effectifs DSHP + sous traitants





isis

PROJET ISIS 1982-1989

Bull

