L’ACM et la IEEE Computer Society ont nommé André Seznec lauréat du prix Eckert-Mauchly 2025. Cette récompense est considérée comme la plus prestigieuse distinction dans le domaine de l’architecture des ordinateurs. Directeur de recherche au Centre Inria de l’Université de Rennes, André Seznec se décrit volontiers comme “un gars fondamentalement séquentiel”. Ses recherches ont influencé la conception de prédicteurs de branchement et de structures de cache de beaucoup de processeurs.
Même si les processeurs implémentent aujourd’hui des dizaines et parfois des centaines de cœurs sur un seul composant, la performance séquentielle de chaque cœur reste une demande. En principe, le processeur doit attendre l’exécution complète d’une instruction avant de savoir quelle sera la suivante. Pour éviter cela, le processeur utilise ce que l’on appelle un prédicteur de branchements. Sa fonction : deviner le résultat de l’instruction avant même qu’elle s’exécute. Le processeur peut ainsi, sans attendre, commencer l’exécution de l’instruction suivante. Si la prédiction s’avère correcte, alors on a gagné un temps précieux.
En 2006, André Seznec a proposé un nouveau prédicteur de branchements appelé TAGE. L’industrie l’a massivement adopté. “Aujourd’hui, on le trouve dans tous les PC, les tablettes, les serveurs et aussi dans la plupart des téléphones.” Le Prix Eckert-Mauchly vient récompenser cette contribution majeure à l’architecture des processeurs.
Un prédicteur à l’état de l’art
“Pour prédire les branchements, on utilise ce qui s’est passé avant. Donc quand un programme arrive de nouveau à un même branchement par le même chemin, il y a une bonne chance qu’il prenne la même direction une fois de plus. Voilà pour le principe. Mais cela ne marche pas quand, pour un même branchement, il y a trop de chemins différents pouvant prendre des directions différentes. Et cela parce que le prédicteur ne dispose que d’un espace de stockage limité. J’ai donc introduit le concept de longueur géométrique d’historique.” Plusieurs tables avec des longueurs de chemin différentes sont utilisées. “On espère obtenir la bonne prédiction à partir de la table présentant la longueur d’historique la plus courte possible. Et c’est précisément ce que TAGE permet de faire.”
André Seznec est également connu pour la technique d’indexage de cache qu’il a introduite en 1993 sous le nom de ‘cache associatif à indexage biaisé’. Une même donnée peut être stockée indifféremment dans différents endroits du cache. Mais des conflits se produisent souvent au moment de l’accès à cette donnée. Ce qui, là aussi, faire perdre un temps précieux. En utilisant des fonctions de hachage, la méthode mise au point permet de réduire nettement le taux d’échec dans cet accès au cache, améliorant d’autant la performance d’exécution des applications.
Mentoré par Jacques Lenfant, qui fut par la suite président de l’Université de Rennes 1, André Seznec a rejoint le Centre Inria de Rennes en 1983. D’abord comme étudiant de thèse, puis en tant que chercheur. Il a dirigé successivement deux équipes-projets (CAPS et ALF) sur une période s’étendant de 1994 à 2016.
Fellow IEEE depuis 2013, fellow ACM depuis 2016, il a reçu la médaille Intel Research Impact en 2012 et le prix Intel Outstanding Research en 2019. Il s’est vu également décerné le prix IEEE B. Ramakrishna Rau 2020 et le prix de l’Innovation Inria – Académie des Sciences – Dassault Systèmes 2022.
En 2010, le Conseil européen de la recherche (ERC) lui a attribué une bourse ‘Advanced Grant’ pour un projet intitulé Defying Amdahl’s Law. Le but : améliorer la performance du segment séquentiel sur les processeurs multi-coeurs. “C’était une aide vraiment chouette. Avec les moyens financiers que donne la bourse ERC, le scientifique peut se concentrer sur la recherche mais aussi recruter des étudiants de thèse et des post-doctorants pour faire aboutir ces travaux.”
Un lien étroit avec l’industrie
En 1999, André Seznec a passé un an chez Compaq. “Ce fut une expérience très enrichissante car j’ai pu voir que mes recherches étaient pertinentes. C’est très important pour les chercheurs académiques, en tous cas dans mon domaine, d’aller voir l’industrie et vérifier que leur travail fait sens par rapport aux problèmes industriels. Se confronter à l’industrie permet aussi de découvrir et parfois d’anticiper les problèmes qui deviendront importants dans les décennies suivantes.”
Vingt-cinq ans plus tard, André Seznec continue d’appliquer ce précepte. De 2021 à 2024, il a ainsi travaillé pour le groupe architectures avancées d’Intel. À peine de retour à Inria, son téléphone sonnait de nouveau, l’invitant à rejoindre SiFive, une société californienne qui implémente des processeurs sur le nouveau jeu d’instruction RISC-V. “En tant que scientifique, c’est une belle aventure car nous démarrons d’une page blanche !”